삼성전자, 7나노 EUV 공정에 3차원 'X-Cube' 칩생산 성공

◆…사진제공:삼성전자

삼성전자가 업계 최초로 7나노 EUV 시스템반도체에 3차원 적층 패키지 기술인 'X-Cube(eXtended-Cube)'를 적용한 테스트 칩 생산에 성공했다.

전 공정을 마친 웨이퍼 상태의 복수의 칩을 위로 얇게 적층해 하나의 반도체로 만드는 기술을 말한다.

일반적으로 시스템반도체는 CPU·GPU·NPU 등의 역할을 하는 로직 부분과 캐시메모리(Cache memory) 역할을 하는 SRAM 부분을 하나의 칩에 평면으로 나란히 배치해 설계하지만, X-cube 기술은 로직과 SRAM을 단독으로 설계·생산해 위로 적층하는 방식을 이용한다.

따라서 전체 칩 면적을 줄이면서 고용량 메모리 솔루션 장착이 가능한 것은 물론 실리콘관통전극(TSV) 기술을 통해 시스템반도체의 데이터 처리속도를 획기적으로 향상시켜 전력 효율도 높일 수 있다.

이 외에도 위아래 칩의 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장하거나 신호 전송 경로 또한 최소화할 수 있어 데이터 처리 속도 극대화할 수 있다는 장점이 있어 슈퍼컴퓨터·인공지능·5G 등 고성능 시스템반도체를 요구하는 분야와스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용할 수 있다.

팹리스 고객은 삼성전자가 제공하는 X-Cube 설계방법론(Design Methodology)과 설계 툴(Design Flow)을 활용해 EUV 기술 기반 5, 7나노 공정 칩 개발을 바로 시작, 이미 검증된 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있다.

X-Cube의 기술 성과는 오는 16일부터 18일까지 온라인으로 진행되는 HPC·AI 등의 고성능 반도체 관련 연례 학술 행사 핫 칩스(Hot Chips) 2020을 통해 공개될 예정이다.